La startup Verkor.io asegura que su sistema Design Conductor ha diseñado de forma autónoma un núcleo de CPU RISC-V bautizado como VerCore. Lo ha hecho partiendo de un documento de requisitos de apenas 219 palabras y en un plazo total de 12 horas, según los datos publicados por la propia compañía.
El anuncio conviene matizarlo. No se trata de un modelo de lenguaje que haya fabricado un procesador, ni de un chip que compita con los diseños actuales de Intel, AMD, Apple o Arm. Lo que reivindica Verkor.io es haber recorrido entero el flujo digital de diseño, desde la especificación inicial hasta la generación del archivo GDSII, el formato que se entrega a la fundición justo antes de la fabricación física.
VerCore es un núcleo compatible con RV32I y ZMMUL, con una arquitectura sencilla de cinco etapas, ejecución en orden y emisión de una sola instrucción por ciclo. Según el informe técnico de Verkor.io, el diseño alcanza una frecuencia de 1,48 GHz usando el kit académico ASAP7 y obtiene una puntuación de 3.261 puntos en CoreMark. Como referencia, ese rendimiento queda en la línea de un Intel Celeron SU2300 de 2011, ya muy modesto para los estándares actuales.
Esa comparación deja claro dónde está el interés del experimento. No reside en la potencia del chip, sino en cómo se ha llegado hasta él: el sistema generó la microarquitectura, escribió los módulos en Verilog, ejecutó las simulaciones y produjo el layout final sin un equipo humano dedicado a cada paso.
Design Conductor no es un único modelo de IA, sino una capa que coordina varios modelos avanzados a lo largo del proceso: diseño, revisión, depuración y optimización. La especificación de partida describía una CPU RISC-V con unas características técnicas concretas y un objetivo de rendimiento. El sistema propuso variantes de microarquitectura, generó el RTL en Verilog y validó la funcionalidad mediante baterías de pruebas.
Llegar al archivo GDSII es la parte que llama la atención. Ese formato describe el layout físico del chip a nivel de máscaras y, en un flujo tradicional, requiere la coordinación de equipos especializados en arquitectura, verificación, síntesis lógica, place & route, timing y diseño físico. Verkor.io presenta el resultado como una demostración de hasta dónde puede llegar la automatización en cada uno de esos eslabones, no como un sustituto del trabajo humano.
Hay un matiz importante: VerCore no se ha fabricado. El diseño solo se ha validado en simulación. La distancia entre un GDSII en simulación y un wafer real funcionando en una fundición sigue siendo enorme, y depende de variables que no se cubren en un experimento académico, como la fiabilidad a largo plazo, los márgenes de proceso o el coste de máscara.
La elección de RISC-V no es casual. Se trata de un conjunto de instrucciones modular y abierto, sin las restricciones de licencia de las arquitecturas propietarias, lo que lo convierte en territorio habitual para la investigación. Combinarlo con un kit académico como ASAP7 permite probar este tipo de flujos sin pagar herramientas comerciales caras y sin atarse a un proceso concreto de fundición.
El ejercicio de Verkor.io se apoya, por tanto, en dos palancas que reducen la fricción del experimento: una arquitectura abierta y unas herramientas accesibles. Replicar el mismo flujo sobre un proceso comercial real (por ejemplo, en una foundry de 5 o 3 nanómetros) implicaría licencias, NDA y un nivel de verificación que ningún sistema actual aborda sin supervisión humana.
El experimento no anuncia una sustitución del ingeniero de hardware. Sí apunta a que ciertas tareas repetitivas del flujo digital (exploración de microarquitectura, generación de RTL, primeras pasadas de síntesis) pueden delegarse a sistemas automáticos para acortar plazos. Equipos pequeños, startups y centros académicos podrían atacar diseños que hace una década requerían plantillas mucho mayores.
Conviene leer el resultado con cautela. Manejar un núcleo simple de cinco etapas no es lo mismo que diseñar un SoC moderno con varias decenas de miles de millones de transistores, jerarquías de caché complejas, aceleradores específicos y restricciones térmicas. La validación, las certificaciones y la depuración silicio en mano siguen sin tener atajos creíbles. Otros movimientos del sector tecnológico, como las apuestas empresariales que recogen las iniciativas de automatización empresarial llegadas a España, van en la misma dirección: automatizar lo predecible, no lo crítico.
Por otra parte, Madrid se ha convertido en uno de los puntos donde el debate sobre IA aplicada a la industria se está institucionalizando. El Ayuntamiento, por ejemplo, acaba de lanzar sus primeros premios para empresas y profesionales extranjeros, una vía para atraer talento técnico que también afecta al sector del diseño hardware.
No. Lo que ha producido es un archivo GDSII, el formato previo a la fabricación. El diseño se ha validado en simulación, pero no se ha enviado a una foundry ni hay silicio funcional.
Alcanza 1,48 GHz sobre el kit académico ASAP7 y 3.261 puntos en CoreMark. Es un rendimiento comparable a un Intel Celeron SU2300 de 2011, lejos de cualquier procesador de consumo actual.
Es la herramienta de Verkor.io que orquesta varios modelos de IA durante el flujo de diseño de un chip. Coordina propuesta de microarquitectura, generación de Verilog, verificación y optimización a partir de una especificación inicial.
Porque es una arquitectura abierta y modular, sin licencias propietarias, lo que permite usarla con kits académicos y herramientas libres. Es el entorno habitual para experimentos de diseño automatizado.
No a corto plazo. La automatización ataca tareas repetitivas y exploración de variantes, pero la verificación, la depuración con silicio real y el diseño de SoC complejos siguen requiriendo ingeniería humana.
Más información y referencias técnicas en Noticias Cloud.
